コース概要
VHDLによる回路設計法(チェックオンe)
コース概要
VHDLによる回路設計法の基礎知識を測定します。
出題数：40問 受験時間：60分 受験回数：1回
到達目標
●出題各分野における自己の知識レベルを目標値と比較することで特定できる
前提知識
特に問いません。
受講料
4,000円（税抜）／4,200円（税込）標準学習時間
1時間
コース内容
1．設計法一般
2．HDL文法(VHDL版)
3．回路記述法(VHDL版)
4．回路検証(VHDL版)
5．論理合成
付加サービス
| オフライン教材 (PDF等) |
質問対応 | 情報提供 | 復習問題 | 学習促進メール |
|---|---|---|---|---|
| × | × | × | × | ○ |
動作環境
|
留意事項・備考
本eラーニングコースは、 チェックオンe コースです。
開催スケジュール・お申込
「カートに追加」欄の
をクリックすると、web申込が可能です。申込期限およびキャンセル期限は、各締切日の16:30です。
[スケジュール更新日付：2012年01月30日]
